Verilog

+關(guān)注28人關(guān)注

Verilog HDL是一種硬件描述語(yǔ)言（HDL:Hardware Description Language），以文本形式來(lái)描述數(shù)字系統(tǒng)硬件的結(jié)構(gòu)和行為的語(yǔ)言，用它可以表示邏輯電路圖、邏輯表達(dá)式，還可以表示數(shù)字邏輯系統(tǒng)所完成的邏輯功能。

文章：684個(gè) 視頻：652個(gè) 瀏覽：109893次帖子：925個(gè)

全部技術(shù) 資訊資料帖子視頻產(chǎn)品方案企業(yè)

verilog技術(shù)

Verilog語(yǔ)法中運(yùn)算符的用法

verilog語(yǔ)法中使用以下兩個(gè)運(yùn)算符可以簡(jiǎn)化我們的位選擇代碼。

2024-10-25 標(biāo)簽：Verilog 代碼語(yǔ)法 115 0

Verilog HDL的基礎(chǔ)知識(shí)

本文繼續(xù)介紹Verilog HDL基礎(chǔ)知識(shí)，重點(diǎn)介紹賦值語(yǔ)句、阻塞與非阻塞、循環(huán)語(yǔ)句、同步與異步、函數(shù)與任務(wù)語(yǔ)法知識(shí)。

2024-10-24 標(biāo)簽：仿真 Verilog HDL 92 0

基于FPGA實(shí)現(xiàn)數(shù)碼管顯示

本文介紹數(shù)碼管顯示譯碼基本工作原理及Verilog HDL驅(qū)動(dòng)代碼編寫(xiě)，進(jìn)一步熟練掌握FPGA入門(mén)基礎(chǔ)知識(shí)。

2024-10-24 標(biāo)簽：FPGA 顯示屏 Verilog 178 0

Verilog表達(dá)式的位寬確定規(guī)則

很多時(shí)候，Verilog中表達(dá)式的位寬都是被隱式確定的，即使你自己設(shè)計(jì)了位寬，它也是根據(jù)規(guī)則先確定位寬后，再擴(kuò)展到你的設(shè)計(jì)位寬，這常常會(huì)導(dǎo)致結(jié)果產(chǎn)生意想...

2024-10-22 標(biāo)簽：Verilog 運(yùn)算語(yǔ)法 95 0

基于FPGA的JPEG-LS圖像壓縮器介紹

現(xiàn)在來(lái)看一下GitHub上面一個(gè)開(kāi)源的JPEG LS算法的Verilog實(shí)現(xiàn)

2024-10-15 標(biāo)簽：FPGA 算法 Verilog 210 0

雙向IO與IOB詳解

典型的全雙工（Full Duplex）系統(tǒng)如下圖所示，芯片1和芯片2之間有彼此獨(dú)立的數(shù)據(jù)傳輸線，這意味著芯片1和芯片2可以同時(shí)給對(duì)方發(fā)送數(shù)據(jù)而不會(huì)發(fā)生沖...

2024-09-18 標(biāo)簽：FPGA 芯片緩沖器 292 0

D鎖存器的基本實(shí)現(xiàn)

在Verilog HDL中實(shí)現(xiàn)鎖存器（Latch）通常涉及對(duì)硬件描述語(yǔ)言的基本理解，特別是關(guān)于信號(hào)如何根據(jù)控制信號(hào)的變化而保持或更新其值。鎖存器與觸發(fā)器...

2024-08-30 標(biāo)簽：Verilog 鎖存器觸發(fā)器 485 0

verilog系統(tǒng)函數(shù)

（1）fwrite是需要觸發(fā)條件的，需要手動(dòng)添加換行。（2）如果寫(xiě)放文件的格式為%d，則認(rèn)為是無(wú)符號(hào)數(shù)，

2024-07-05 標(biāo)簽：Verilog 函數(shù) 652 0

Verilog到VHDL轉(zhuǎn)換的經(jīng)驗(yàn)與技巧總結(jié)

Verilog與VHDL語(yǔ)法是互通且相互對(duì)應(yīng)的，如何查看二者對(duì)同一硬件結(jié)構(gòu)的描述，可以借助EDA工具，如Vivado，打開(kāi)Vivado后它里面的語(yǔ)言模板...

2024-04-28 標(biāo)簽：RAM Verilog eda 2018 0

基于Verilog HDL的FPGA圖像濾波處理仿真實(shí)現(xiàn)

注意這里的A是double類(lèi)型的，直接進(jìn)行imshow會(huì)全白，要轉(zhuǎn)化到0-1：A=A./255，或者把double類(lèi)型轉(zhuǎn)化為整形。

2024-04-26 標(biāo)簽：FPGA Verilog 圖像濾波 482 0

verilog帖子

求大佬指導(dǎo)，本人寫(xiě)代碼遇到這個(gè)問(wèn)題，自己無(wú)法解決，求助。

標(biāo)簽：Verilog verilog代碼 EP4CE10F17C8N 1141 2

【「數(shù)字IC設(shè)計(jì)入門(mén)」閱讀體驗(yàn)】+開(kāi)箱圖片

標(biāo)簽：Verilog 數(shù)字IC 195 0

【「數(shù)字IC設(shè)計(jì)入門(mén)」閱讀體驗(yàn)】+目錄和前2章

標(biāo)簽：Verilog 數(shù)字IC 463 0

命中順序仲裁verilog如何優(yōu)化設(shè)計(jì)?

標(biāo)簽：FPGA Verilog 1692 0

FPGA + USB2.0 PHY USB3300 實(shí)現(xiàn)高速USB2UART

標(biāo)簽：FPGA usb IP 1391 0

SystemVerilog與功能驗(yàn)證.pdf

標(biāo)簽：Verilog 2370 0

verilog HDL的testbench怎么編寫(xiě)？

標(biāo)簽：Verilog 2576 1

滑窗濾波求助

標(biāo)簽：Verilog 2484 1

Verilog testbench問(wèn)題求助

標(biāo)簽：FPGA Verilog 3008 1

verilog求倒數(shù)-ROM實(shí)現(xiàn)方法

標(biāo)簽：Verilog 2904 0

verilog資料下載

verilog設(shè)計(jì)之基于basys3實(shí)現(xiàn)的簡(jiǎn)易分秒數(shù)字鐘立即下載

類(lèi)別：FPGA/ASIC 2024-09-03 標(biāo)簽：Verilog 數(shù)字鐘 basys3 72 0

Verilog的版本有哪些立即下載

類(lèi)別：IC中文資料 2024-05-31 標(biāo)簽：Verilog 182 0

Verilog HDL數(shù)字集成電路設(shè)計(jì)方法概述立即下載

類(lèi)別：IC中文資料 2024-02-03 標(biāo)簽：集成電路 Verilog 208 0

verilog的135個(gè)經(jīng)典實(shí)例立即下載

類(lèi)別：C語(yǔ)言|源代碼 2024-02-02 標(biāo)簽：Verilog 346 0

基于verilog的萬(wàn)年歷立即下載

類(lèi)別：電子資料 2023-11-06 標(biāo)簽：Verilog 計(jì)數(shù) 283 0

基于FPGA的光纖通信系統(tǒng)的設(shè)計(jì)與實(shí)現(xiàn)立即下載

類(lèi)別：電子資料 2023-10-24 標(biāo)簽：fpga 光纖通信系統(tǒng) 269 0

Verilog 模塊基本結(jié)構(gòu)立即下載

類(lèi)別：代碼 2023-10-23 標(biāo)簽：模塊 Verilog 194 0

黑金Spartan6開(kāi)發(fā)板的Verilog教程詳細(xì)說(shuō)明立即下載

類(lèi)別：FPGA/ASIC 2023-10-11 標(biāo)簽：fpga Verilog 開(kāi)發(fā)板 423 0

輕松成為設(shè)計(jì)高手Verilog_HDL實(shí)用精解立即下載

類(lèi)別：電子資料 2023-09-13 標(biāo)簽：Verilog 167 0

Verilog例程 Verilog HDL程序設(shè)計(jì)教程立即下載

類(lèi)別：電子資料 2023-08-16 標(biāo)簽：Verilog HDL 程序 199 0

verilog資訊

verilog的邏輯運(yùn)算符

寫(xiě)在前面之前曾經(jīng)整理過(guò)verilog的各類(lèi)運(yùn)算符的表達(dá)方式，但是在學(xué)習(xí)的過(guò)程中并未深入研究關(guān)于邏輯運(yùn)算符的相關(guān)知識(shí)，導(dǎo)致在實(shí)際使用過(guò)程中錯(cuò)誤頻出，下面...

2023-09-21 標(biāo)簽：Verilog 數(shù)字電路運(yùn)算符 2081 0

一本Verilog HDL代碼對(duì)應(yīng)電路的書(shū)，助你快速編寫(xiě)可綜合模型

J.Bhasker 是IEEE PAR 1364.1 Verilog Synthesis Interoperability Working Group(...

2023-05-26 標(biāo)簽：Verilog 模型 1282 0

Verilog中的If語(yǔ)句和case語(yǔ)句介紹

我們?cè)谏弦黄恼轮幸呀?jīng)看到了如何使用程序塊（例如 always 塊來(lái)編寫(xiě)按順序執(zhí)行的 verilog 代碼。我們還可以在程序塊中使用許多語(yǔ)句來(lái)控...

2023-05-11 標(biāo)簽：Verilog 程序 Case 4145 0

ASIC和FPGA的RTL編碼樣式

SystemVerilog既是一種硬件設(shè)計(jì)語(yǔ)言，也是一種硬件驗(yàn)證語(yǔ)言。IEEE SystemVerilog官方標(biāo)準(zhǔn)沒(méi)有區(qū)分這兩個(gè)目標(biāo)，也沒(méi)有指定完整Sy...

2023-03-31 標(biāo)簽：IEEE asic 硬件 1602 0

如何快速生成Verilog代碼文件列表

另外，該代碼提供了一種操作Windows系統(tǒng)路徑的操作方法，可以簡(jiǎn)單修改一下，用作它用。如找到某種類(lèi)型的文件或某個(gè)文件進(jìn)行拷貝、轉(zhuǎn)移、修改、刪除等操作。

2023-01-15 標(biāo)簽：操作系統(tǒng)Verilog 代碼 1268 0

Emacs的verilog-mode介紹

Verilog－mode是由Michael McNamara mac＠verilog．com和Wilson Snyder wsnyder＠wsnyder...

2023-01-24 標(biāo)簽：Verilog 代碼編輯器 2368 0

通過(guò)Verilog實(shí)現(xiàn)對(duì)一個(gè)頻率的任意占空比的任意分頻

在verilog程序設(shè)計(jì)中，我們往往要對(duì)一個(gè)頻率進(jìn)行任意分頻，而且占空比也有一定的要求這樣的話，對(duì)于程序有一定的要求，現(xiàn)在我在前人經(jīng)驗(yàn)的基礎(chǔ)上做一個(gè)簡(jiǎn)單...

2023-01-05 標(biāo)簽：fpga Verilog 2379 0

為了方便仿真這樣寫(xiě)個(gè)ROM

系統(tǒng)函數(shù)$readmemh和$readmemb分別用來(lái)讀取十六進(jìn)制文件和二進(jìn)制文件。貌似沒(méi)有讀十進(jìn)制的。txt中的數(shù)據(jù)每行一個(gè)不需要逗號(hào)和最后一個(gè)數(shù)據(jù)后...

2022-12-21 標(biāo)簽：asic ROM Verilog 865 0

新手學(xué)習(xí)FPGA的入門(mén)之道

很多開(kāi)發(fā)板的程序?qū)懙暮軤€，筆者也做過(guò)一段時(shí)間的開(kāi)發(fā)板設(shè)計(jì)。筆者覺(jué)得很大程度上，開(kāi)發(fā)板在誤人子弟。不過(guò)原廠提供的正品開(kāi)發(fā)板，代碼很優(yōu)秀的，可以借鑒。

2022-12-15 標(biāo)簽：fpga Verilog 開(kāi)發(fā)板 1271 0

Verilog HDL描述的組合邏輯環(huán)在FPGA實(shí)現(xiàn)時(shí)到底有什么問(wèn)題？

組合反饋環(huán)的時(shí)序分析是無(wú)窮循環(huán)的時(shí)序計(jì)算，綜合、實(shí)現(xiàn)等EDA 工具迫不得已一般必須主動(dòng)割斷其時(shí)序路徑，以完成相關(guān)的時(shí)序計(jì)算。而不同的EDA工具對(duì)組合反饋...

2022-12-12 標(biāo)簽：fpga Verilog eda 3345 0

verilog數(shù)據(jù)手冊(cè)

相關(guān)話題

換一批

Protues

Protues

+關(guān)注

Proteus軟件是英國(guó)Lab Center Electronics公司出版的EDA工具軟件（該軟件中國(guó)總代理為廣州風(fēng)標(biāo)電子技術(shù)有限公司）。它不僅具有其它EDA工具軟件的仿真功能，還能仿真單片機(jī)及外圍器件。
靜電防護(hù)

靜電防護(hù)

+關(guān)注

為防止靜電積累所引起的人身電擊、火災(zāi)和爆炸、電子器件失效和損壞，以及對(duì)生產(chǎn)的不良影響而采取的防范措施。其防范原則主要是抑制靜電的產(chǎn)生，加速靜電泄漏，進(jìn)行靜電中和等。
Altium Designer

Altium Designer

+關(guān)注
FPGA芯片

FPGA芯片

+關(guān)注

FPGA（Field－Programmable Gate Array），即現(xiàn)場(chǎng)可編程門(mén)陣列，它是在PAL、GAL、CPLD等可編程器件的基礎(chǔ)上進(jìn)一步發(fā)展的產(chǎn)物。
ArduBlock

ArduBlock

+關(guān)注

ArduBlock軟件是Arduino官方編程環(huán)境的第三方軟件，目前必須依附于Arduino軟件下運(yùn)行，區(qū)別于Arduino文本式編程環(huán)境，ArduBlock是以圖形化積木搭建的方式編程的，這樣的方式會(huì)使編程的可視化和交互性加強(qiáng)，編程門(mén)檻降低，即使沒(méi)有編程經(jīng)驗(yàn)的人也可以嘗試給Arduino控制器編寫(xiě)程序。
AD10

AD10

+關(guān)注
識(shí)別

識(shí)別

+關(guān)注
FPGA開(kāi)發(fā)板

FPGA開(kāi)發(fā)板

+關(guān)注

FPGA開(kāi)發(fā)板在基于MCU、定制ASIC和體積龐大的電線束來(lái)實(shí)現(xiàn)引擎及控制電子的系統(tǒng)方案已發(fā)展至接近其技術(shù)和應(yīng)用極限，汽車(chē)工業(yè)正面臨新的設(shè)計(jì)挑戰(zhàn)。過(guò)去汽車(chē)電子產(chǎn)品的開(kāi)發(fā)周期是漫長(zhǎng)的，而許多汽車(chē)制造商現(xiàn)正致力于在更短的時(shí)間內(nèi)，裝備消費(fèi)者所需的新一代汽車(chē)。
PCB封裝

PCB封裝

+關(guān)注

pcb封裝就是把實(shí)際的電子元器件，芯片等的各種參數(shù)（比如元器件的大小，長(zhǎng)寬，直插，貼片，焊盤(pán)的大小，管腳的長(zhǎng)寬，管腳的間距等）用圖形方式表現(xiàn)出來(lái)，以便可以在畫(huà)pcb圖時(shí)進(jìn)行調(diào)用。
QUARTUS II

QUARTUS II

+關(guān)注

Quartus II 是Altera公司推出的綜合性CPLD/FPGA開(kāi)發(fā)軟件，軟件支持原理圖、VHDL、VerilogHDL以及AHDL（Altera Hardware 支持Description Language）等多種設(shè)計(jì)輸入形式，內(nèi)嵌自有的綜合器以及仿真器，可以完成從設(shè)計(jì)輸入到硬件配置的完整PLD設(shè)計(jì)流程。
PCB封裝庫(kù)

PCB封裝庫(kù)

+關(guān)注
語(yǔ)音交互

語(yǔ)音交互

+關(guān)注
AD09

AD09

+關(guān)注
PDN

PDN

+關(guān)注
QuickPcb

QuickPcb

+關(guān)注
Artix-7

Artix-7

+關(guān)注

　　Artix-7 系列：相對(duì)于 Spartan-6 系列而言，Artix-7 系列功耗降低了一半，成本降低了 35%，采用小型化封裝、統(tǒng)一的 Virtex 系列架構(gòu)，能滿足低成本大批量市場(chǎng)的性能要求，這也正是此前 ASSP、ASIC 和低成本 FPGA 所針對(duì)的市場(chǎng)領(lǐng)域。
VHDL代碼

VHDL代碼

+關(guān)注
Protel 99 se

Protel 99 se

+關(guān)注
powerlink

powerlink

+關(guān)注
candence

candence

+關(guān)注
面包板

面包板

+關(guān)注

面包板是由于板子上有很多小插孔，專(zhuān)為電子電路的無(wú)焊接實(shí)驗(yàn)設(shè)計(jì)制造的。由于各種電子元器件可根據(jù)需要隨意插入或拔出，免去了焊接，節(jié)省了電路的組裝時(shí)間，而且元件可以重復(fù)使用，所以非常適合電子電路的組裝、調(diào)試和訓(xùn)練。
特性阻抗

特性阻抗

+關(guān)注

特性阻抗又稱(chēng)特征阻抗，它不是直流電阻，屬于長(zhǎng)線傳輸中的概念。特性阻抗是射頻傳輸線影響無(wú)線電波電壓、電流的幅值和相位變化的固有特性，等于各處的電壓與電流的比值，用V/I表示。在射頻電路中，電阻、電容、電感都會(huì)阻礙交變電流的流動(dòng)，合稱(chēng)阻抗。電阻是吸收電磁能量的，理想電容和電感不消耗電磁能量。
AXI

AXI

+關(guān)注

AXI是一種總線協(xié)議，該協(xié)議是ARM公司提出的AMBA3.0協(xié)議中最重要的部分，是一種面向高性能、高帶寬、低延遲的片內(nèi)總線。它的地址/控制和數(shù)據(jù)相位是分離的，支持不對(duì)齊的數(shù)據(jù)傳輸，同時(shí)在突發(fā)傳輸中，只需要首地址，同時(shí)分離的讀寫(xiě)數(shù)據(jù)通道、并支持Outstanding傳輸訪問(wèn)和亂序訪問(wèn)，并更加容易進(jìn)行時(shí)序收斂。AXI是AMBA中一個(gè)新的高性能協(xié)議。
驅(qū)動(dòng)電流

驅(qū)動(dòng)電流

+關(guān)注
時(shí)鐘源

時(shí)鐘源

+關(guān)注

時(shí)鐘源用來(lái)為環(huán)形脈沖發(fā)生器提供頻率穩(wěn)定且電平匹配的方波時(shí)鐘脈沖信號(hào)。它通常由石英晶體振蕩器和與非門(mén)組成的正反饋振蕩電路組成，其輸出送至環(huán)形脈沖發(fā)生器。
FPGA教程

FPGA教程

+關(guān)注
Kintex-7

Kintex-7

+關(guān)注

　　Kintex-7系列：Kintex-7 系列是一種新型 FPGA，能以不到 Virtex-6 系列一半的價(jià)格實(shí)現(xiàn)與其相當(dāng)性能，性價(jià)比提高了一倍，功耗降低了一半。
AD采樣

AD采樣

+關(guān)注

　　AD轉(zhuǎn)換采樣頻率指完成一次從模擬轉(zhuǎn)換到數(shù)字的AD轉(zhuǎn)換所需時(shí)間的倒數(shù)，模擬量可以是電壓、電流等電信號(hào)，也可以是壓力、溫度、濕度、位移、聲音等非電信號(hào)；而AD分辨率指數(shù)字量變化一個(gè)最小量時(shí)模擬信號(hào)的變化量。
紅外觸摸屏

紅外觸摸屏

+關(guān)注
Protel DXP

Protel DXP

+關(guān)注

換一批

電機(jī)控制	DSP	氮化鎵	功率放大器	ChatGPT	自動(dòng)駕駛	TI	瑞薩電子
BLDC	PLC	碳化硅	二極管	OpenAI	元宇宙	安森美	ADI
無(wú)刷電機(jī)	FOC	IGBT	逆變器	文心一言	5G	英飛凌	羅姆
直流電機(jī)	PID	MOSFET	傳感器	人工智能	物聯(lián)網(wǎng)	NXP	賽靈思
步進(jìn)電機(jī)	SPWM	充電樁	IPM	機(jī)器視覺(jué)	無(wú)人機(jī)	三菱電機(jī)	ST
伺服電機(jī)	SVPWM	光伏發(fā)電	UPS	AR	智能電網(wǎng)	國(guó)民技術(shù)	Microchip

瑞薩	沁恒股份	全志	國(guó)民技術(shù)	瑞芯微	兆易創(chuàng)新	芯?？萍?/a>	Altium
德州儀器	Vishay	Micron	Skyworks	AMS	TAIYOYUDEN	納芯微	HARTING
adi	Cypress	Littelfuse	Avago	FTDI	Cirrus LogIC	Intersil	Qualcomm
st	Murata	Panasonic	Altera	Bourns	矽力杰	Samtec	揚(yáng)興科技
microchip	TDK	Rohm	Silicon Labs	圣邦微電子	安費(fèi)諾工業(yè)	ixys	Isocom Compo
安森美	DIODES	Nidec	Intel	EPSON	樂(lè)鑫	Realtek	ERNI電子
TE Connectivity	Toshiba	OMRON	Sensirion	Broadcom	Semtech	旺宏	英飛凌
Nexperia	Lattice	KEMET	順絡(luò)電子	霍尼韋爾	pulse	ISSI	NXP
Xilinx	廣瀨電機(jī)	金升陽(yáng)	君耀電子	聚洵	Liteon	新潔能	Maxim
MPS	億光	Exar	菲尼克斯	CUI	WIZnet	Molex	Yageo
Samsung	風(fēng)華高科	WINBOND	長(zhǎng)晶科技	晶導(dǎo)微電子	上海貝嶺	KOA	Echelon
Coilcraft	LRC	trinamic

放大器	運(yùn)算放大器	差動(dòng)放大器	電流感應(yīng)放大器	比較器	儀表放大器	可變?cè)鲆娣糯笃?	隔離放大器
時(shí)鐘	時(shí)鐘振蕩器	時(shí)鐘發(fā)生器	時(shí)鐘緩沖器	定時(shí)器	寄存器	實(shí)時(shí)時(shí)鐘	PWM 調(diào)制器
視頻放大器	功率放大器	頻率轉(zhuǎn)換器	揚(yáng)聲器放大器	音頻轉(zhuǎn)換器	音頻開(kāi)關(guān)	音頻接口	音頻編解碼器
模數(shù)轉(zhuǎn)換器	數(shù)模轉(zhuǎn)換器	數(shù)字電位器	觸摸屏控制器	AFE	ADC	DAC	電源管理
線性穩(wěn)壓器	LDO	開(kāi)關(guān)穩(wěn)壓器	DC/DC	降壓轉(zhuǎn)換器	電源模塊	MOSFET	IGBT
振蕩器	諧振器	濾波器	電容器	電感器	電阻器	二極管	晶體管
變送器	傳感器	解析器	編碼器	陀螺儀	加速計(jì)	溫度傳感器	壓力傳感器
電機(jī)驅(qū)動(dòng)器	步進(jìn)驅(qū)動(dòng)器	TWS	BLDC	無(wú)刷直流驅(qū)動(dòng)器	濕度傳感器	光學(xué)傳感器	圖像傳感器
數(shù)字隔離器	ESD 保護(hù)	收發(fā)器	橋接器	多路復(fù)用器	氮化鎵	PFC	數(shù)字電源

開(kāi)關(guān)電源	步進(jìn)電機(jī)	無(wú)線充電	LabVIEW	EMC	PLC	OLED	單片機(jī)
5G	m2m	DSP	MCU	ASIC	CPU	ROM	DRAM
NB-IoT	LoRa	Zigbee	NFC	藍(lán)牙	RFID	Wi-Fi	SIGFOX
Type-C	USB	以太網(wǎng)	仿真器	RISC	RAM	寄存器	GPU
語(yǔ)音識(shí)別	萬(wàn)用表	CPLD	耦合	電路仿真	電容濾波	保護(hù)電路	看門(mén)狗
CAN	CSI	DSI	DVI	Ethernet	HDMI	I2C	RS-485
SDI	nas	DMA	HomeKit	閾值電壓	UART	機(jī)器學(xué)習(xí)	TensorFlow

Arduino	BeagleBone	樹(shù)莓派	STM32	MSP430	EFM32	ARM mbed	EDA
示波器	LPC	imx8	PSoC	Altium Designer	Allegro	Mentor	Pads
OrCAD	Cadence	AutoCAD	華秋DFM	Keil	MATLAB	MPLAB	Quartus

搜索歷史

Verilog

verilog技術(shù)

verilog帖子

verilog資料下載

verilog資訊

verilog數(shù)據(jù)手冊(cè)

相關(guān)標(biāo)簽

相關(guān)話題

關(guān)注此標(biāo)簽的用戶(28人)

C++	Java	Python	JavaScript	node.js	RISC-V	verilog	Tensorflow
Android	iOS	linux	RTOS	FreeRTOS	LiteOS	RT-THread	uCOS
DuerOS	Brillo	Windows11	HarmonyOS

林超文PCB設(shè)計(jì)：PADS教程，PADS視頻教程	鄭振宇老師：Altium Designer教程，Altium Designer視頻教程
張飛實(shí)戰(zhàn)電子視頻教程	朱有鵬老師：海思HI3518e教程，HI3518e視頻教程
李增老師：信號(hào)完整性教程，高速電路仿真教程	華為鴻蒙系統(tǒng)教程，HarmonyOS視頻教程
賽盛：EMC設(shè)計(jì)教程，EMC視頻教程	杜洋老師：STM32教程，STM32視頻教程
唐佐林：c語(yǔ)言基礎(chǔ)教程，c語(yǔ)言基礎(chǔ)視頻教程	張飛：BUCK電源教程，BUCK電源視頻教程
正點(diǎn)原子：FPGA教程，F(xiàn)PGA視頻教程	韋東山老師：嵌入式教程，嵌入式視頻教程
張先鳳老師：C語(yǔ)言基礎(chǔ)視頻教程	許孝剛老師：Modbus通訊視頻教程
王振濤老師：NB-IoT開(kāi)發(fā)視頻教程	Mill老師：FPGA教程，Zynq視頻教程
C語(yǔ)言視頻教程	RK3566芯片資料合集
朱有鵬老師：U-Boot源碼分析視頻教程	開(kāi)源硬件專(zhuān)題